① 演算密度が異常に高い

最新GPU・AIアクセラレータでは、

・数百億〜千億トランジスタ

・数百W級の消費電力

→ チップ単体では成立しない。

 

② メモリ帯域が性能を決める

AI処理は、

・大量のデータを

・瞬時に

• 並列で扱う。

→ DRAMを遠くに置くと性能が出ない。

 

③ 電源・信号・熱の同時最適化が必要

・電源供給が不安定 → 動作不良

・信号が乱れる → エラー

・熱が逃げない → クロック低下

パッケージで解決するしかない問題。

AIチップ向けパッケージには、以下が同時に求められる。

・超高I/O数

・超高速インターフェース

・数百A級の電流供給

・数百Wの放熱能力

・高信頼性

これは従来SoCの延長では対応不可。

● NVIDIA

・GPU＋HBMを2.5Dパッケージで統合

・CoWoSをフル活用

・大型インターポーザ採用

性能は ほぼパッケージで決まる。

 

● AMD

・Chipletアーキテクチャを早期導入

・演算・I/O・メモリを分離

・HBMと2.5Dで接続

歩留まりと性能のバランスを重視。

 

● Apple

・モバイルSoCで先端Fan-out活用

・高密度・低消費電力重視

・パッケージとSoCの共同設計

電力効率で世界トップクラス。

HBMを近接配置することで：

・帯域が桁違いに向上

・消費電力が低下

・レイテンシが短縮

AI演算では、HBMが使えない＝勝負にならない 状況。

AIチップでは、

・瞬間的に数百A

・電圧変動に極めて敏感

対策：

・電源プレーン強化

・デカップリング最適化

・Backside Power Delivery

・PI設計の高度化

AIチップは：

・高熱密度

・局所ホットスポット

従来のヒートスプレッダでは限界。

 

進化方向：

・ベイパーチャンバー

・液冷

・ダイ直結冷却

パッケージ＝冷却装置になりつつある。

AIチップは：

・超大型ダイ

・HBM複数個

・高度なパッケージ

→ 1パッケージ数十万円以上。

・KGD管理

・パッケージ歩留まり

・再作不可

量産難易度は極めて高い。

・HBM4以降のさらなる高帯域化

・光I/Oとの融合

・3D積層の本格導入

・冷却と電源の一体設計

AI性能競争は、パッケージ技術競争に完全移行する。

・AIチップ性能はパッケージが決める

・HBM近接が必須条件

・電源・熱・信号の同時最適化が鍵

・先端パッケージは参入障壁が極めて高い

・勝者はパッケージ技術を制した企業

１．なぜAIチップではHBMが不可欠なのか？

２．AIチップで電源設計が特に難しい理由は？

３．パッケージ技術がAIチップ競争の主戦場になった理由は？

 

 

 

 

コラム監修：角本 康司 (オーティス株式会社)
語学留学や商社での企画開発を経て2011年にオーティス株式会社入社。経営企画部を中心に製造・技術部門も兼任し、2018年より代表取締役として事業成長と組織強化に努めている。

 

※本記事は教育・啓発を目的とした一般的な技術解説であり、特定企業・製品・技術を示すものではありません。