TECH COLUMN 技術コラム

6章:半導体パッケージング技術
6-12. 量産課題と歩留まり(Package Yield & Cost Structure)

材料・加工技術

公開日:

先端パッケージでは、作れるかより安定して量産できるか が最大の壁になる。
設計・材料・装置が高度化するほど、歩留まりの数%がコストを桁で左右する。

【1】パッケージ歩留まりとは何か

パッケージ歩留まりとは、組み立て・封止・検査まで含めて、良品として出荷できる割合を指す。

重要な点は:

・前工程(ウェハ)が良品でも、後工程で不良になり得る

・複数ダイ構成では“掛け算”で効いてくる

例:

・ダイA良品率 99%

・ダイB良品率 99%

・パッケージ良品率 ≈ 98%
→ ダイ数が増えるほど急激に悪化。

【2】先端パッケージで歩留まりが難しい理由

① 工程数が多い

・RDL形成

・バンプ形成

・実装

・アンダーフィル

・モールディング

・検査

各工程に不良要因が存在。

 

② 微細化・高密度化

・微細RDL

・微細バンプ

・狭ピッチ

→ 許容範囲が極端に狭い。

 

③ 複合構造

・複数ダイ

・異種材料

・大型パッケージ

→ 不良が顕在化しやすい。

【3】代表的な量産不良モード

● (1)RDL欠陥

・断線

・ショート

・レジスト残渣

Fan-outで特に顕著。

 

● (2)バンプ不良

・オープン

・ブリッジ

・コプラナー不良

微細ピッチ化で急増。

 

● (3)ボイド

・ダイアタッチ

・アンダーフィル

・モールディング

→ 放熱・信頼性を同時に悪化。

 

● (4)デラミネーション

・界面剥離

・吸湿+加熱で顕在化

 

● (5)反り(Warpage)

・実装不良

・検査NG

・信頼性低下

大型パッケージで致命的。

【4】歩留まりとコストの関係

先端パッケージのコスト構造は:

・材料費:高

・装置費:高

・工程時間:長

・再作不可:多い

つまり:歩留まり=そのまま原価率

・90% → 成立

・80% → 利益激減

・70%以下 → ビジネス崩壊

【5】Known Good Die(KGD)の重要性

複数ダイパッケージでは、KGD(良品ダイ)の管理が生命線

必要条件:

・ウェハレベルでの高精度テスト

・ダイ単位トレーサビリティ

・ロット・条件の厳密管理

KGDが崩れるとパッケージ歩留まりは一気に崩壊

【6】歩留まり改善のアプローチ

●(1)工程ごとの可視化

・インライン検査

・SPC

・異常傾向検出

 

●(2)設計側との連携

・RDL設計ルール

・バンプ配置最適化

・応力分散構造

Design for Assembly / Reliability

 

●(3)材料・装置の最適化

・材料ロット管理

・装置条件の安定化

・クリーニング・保守

 

●(4)AI・データ活用

・欠陥パターン解析

・条件最適化

・予兆検知

【7】OSAT・ファウンドリ・設計の役割分担

先端パッケージでは:

・ファウンドリ:KGD供給

・OSAT:量産・歩留まり

・設計会社:構造最適化

分業だが、責任は連動。連携が弱いと量産は成立しない。

【8】最新トレンド

・Fan-out量産ラインの自動化

・パッケージ専用FDC

・AIによる歩留まり予測

・量産立ち上げ前シミュレーション

・小ロット量産 → スケールアップ戦略

【9】まとめ(6-12)

・先端パッケージは量産が最大難関

・歩留まりは工程数×微細化で悪化

・不良はRDL・バンプ・界面に集中

・KGD管理が必須条件

・歩留まり=コスト競争力

【理解チェック|6-12】

1.先端パッケージで歩留まりが急激に悪化しやすい理由は?

2.KGD管理が重要な理由を説明してください。

3.パッケージ歩留まりがそのままコストに直結する理由は?

 

 

 

 

コラム監修:角本 康司 (オーティス株式会社)
語学留学や商社での企画開発を経て2011年にオーティス株式会社入社。経営企画部を中心に製造・技術部門も兼任し、2018年より代表取締役として事業成長と組織強化に努めている。

 

※本記事は教育・啓発を目的とした一般的な技術解説であり、特定企業・製品・技術を示すものではありません。

最新記事

  • 6章:半導体パッケージング技術
    6-12. 量産課題と歩留まり(Package Yield & Cost Structure)

    先端パッケージでは、作れるかより安定して量産できるか が最大の壁になる。 設計・材料・装置が高度化... 続きを読む
  • 6章:半導体パッケージング技術
    6-11. 先端パッケージとAIチップの関係

    AIチップの性能競争は、プロセス微細化からパッケージ設計へ主戦場が移った。 現在のAIチップは、 ... 続きを読む
  • 6章:半導体パッケージング技術
    6-10. 実装工程(Assembly Process)

    半導体パッケージは、設計や材料がどれだけ優れていても、実装で失敗すれば製品にならない。 実装工程(... 続きを読む

関連記事

  • 6章:半導体パッケージング技術
    6-12. 量産課題と歩留まり(Package Yield & Cost Structure)

    先端パッケージでは、作れるかより安定して量産できるか が最大の壁になる。 設計・材料・装置が高度化... 続きを読む
  • 6章:半導体パッケージング技術
    6-11. 先端パッケージとAIチップの関係

    AIチップの性能競争は、プロセス微細化からパッケージ設計へ主戦場が移った。 現在のAIチップは、 ... 続きを読む
  • 6章:半導体パッケージング技術
    6-10. 実装工程(Assembly Process)

    半導体パッケージは、設計や材料がどれだけ優れていても、実装で失敗すれば製品にならない。 実装工程(... 続きを読む

CONTACT お問い合わせ

岡山 / Okayama

0867-42-3690

東京 / Tokyo

03-6810-4830

お問い合わせはこちら