TECH COLUMN 技術コラム

3. 半導体デバイスの基本構造と動作原理
3-9. フラッシュメモリ(NAND/NOR)の動作と構造

材料・加工技術

公開日:

【1】はじめに

フラッシュメモリは、電気的にデータを書き換え可能で、電源を切っても情報を保持できる不揮発性メモリです。
1980年代に登場し、今ではスマートフォン、SSD、USBメモリなど、あらゆる記憶装置の中心技術となっています。

「フラッシュ(Flash)」という名前は、データを一括で高速に消去できることに由来します。

【2】基本構造

フラッシュメモリの1ビットセルは、特別なMOSFETで構成されています。
その特徴は「フローティングゲート(Floating Gate)」を持つことです。

構造の概要:

 ● 通常のMOSFETのゲート酸化膜の間に、電子を閉じ込める「フローティングゲート層」を挿入。

 ● この層に電子を注入・放出することで、電荷の有無を記録。

 ● 電荷がある=1or 0として認識(方式によって異なる)。


電子を出し入れする方法として、Fowler–Nordheimトンネル効果ホットキャリア注入が利用されます。

【3】データの記録(書き込み)

書き込み時には、フローティングゲートに電子を注入します。

1.ゲートに高電圧(約10〜20V)を印加。

2.電子が酸化膜をトンネル効果で通過し、フローティングゲートに蓄積。

3.蓄積された電子により、しきい値電圧(Vth)が上昇。

4.そのセルは「1(または0)」として認識される。

【4】データの消去(イレース)

消去では、逆にフローティングゲートから電子を抜き取ります。

 ● 高電圧を逆方向に印加し、電子を酸化膜を通じて引き戻す。

 ● しきい値電圧(Vth)が元に戻り、セルがリセットされる。

 ● フラッシュメモリでは、ブロック単位でまとめて消去を行う。


これが「一括消去=フラッシュ」と呼ばれる所以です。

【5】データの読み出し

読み出し時は、低電圧(約1V)をゲートに印加して電流の有無を検出します。

 ● 電子がフローティングゲートに溜まっている → チャネルが閉じて電流が流れない。

 ● 電子が無い → チャネルが開いて電流が流れる。


この違いによって、0または1として読み取られます。

【6】NOR型フラッシュメモリの構造

NOR型では、各セルが並列接続され、各セルに直接アクセス可能な構造を持ちます。

特徴:

 ● セルごとに独立して読み書きができる。

 ● 読み出し速度が高速。

 ● ランダムアクセスに強い。


欠点:

 ● セル面積が大きく、大容量化に不向き。

 ● 書き込み・消去が遅い。


用途:

 ● ファームウェアROM、マイコン内蔵ROM、コード格納用途。

【7】NAND型フラッシュメモリの構造

NAND型では、セルが直列に接続され、ブロック単位でアクセスします。

特徴:

 ● セル面積が小さく、大容量化に有利。

 ● 書き込み・読み出しはページ単位(数KB〜数十KB)。

 ● 消去はブロック単位(数MB)。

 ● 読み出し速度は遅いが、ストレージ用途に最適。


用途:

 ● SSD、USBメモリ、SDカード、スマートフォンの内部ストレージ。

【8】SLC・MLC・TLC・QLCの違い

フラッシュメモリは、1セルに格納するビット数によって分類されます。

 ● SLC(Single-Level Cell):1セル=1ビット(高速・高信頼・高コスト)

 ● MLC(Multi-Level Cell):1セル=2ビット(中間性能・中コスト)

 ● TLC(Triple-Level Cell):1セル=3ビット(大容量・安価)

 ● QLC(Quad-Level Cell):1セル=4ビット(超高密度・低耐久)


現在は、用途に応じて「SLCキャッシュ」や「ハイブリッド構成」が採用されています。

【9】3D NAND技術

従来はセルを平面上に配置していましたが、
近年では垂直方向に多層積層する「3D NAND」が主流になりました。

特徴:

 ● 層数は128層、176層、200層超へと進化。

 ● 記憶密度が飛躍的に向上。

 ● コストダウンと高速化を同時に実現。


例:
Samsung「V-NAND」、Kioxia/WD「BiCS」、Micron「3D NAND」など。

【10】フラッシュメモリの課題

 ● 書き換え回数に制限(寿命)

 ● 書き込み速度の低下(特にTLC・QLC)

 ● 誤り訂正(ECC)回路の必要性

 ● 書き込み単位と消去単位の不一致による管理負荷(ウェアレベリング)

これらの課題を制御するために、フラッシュコントローラ(Flash Controller)が重要な役割を果たします。

【11】今後の展望

 ● QLCの次世代:PLC(5ビット/セル)の研究進行中。

 ● 3D構造のさらなる積層化(500層超)が視野。

 ● MRAM・ReRAMとの融合による「ユニバーサルメモリ」構想も進行。

 ● AIによるセル寿命予測・エラー補正最適化が現実化しつつある。

【12】まとめ

・ ラッシュメモリは電気的に消去・書き換えが可能な不揮発性メモリ。
・ NOR型:高速読み出し・低密度。
・ NAND型:大容量・低コスト・ストレージ用途。
・ 3D化・多値化(SLC→QLC)により性能とコストの両立が進む。
・ 次世代ではPLCや新材料デバイスへの進化が期待される。

【理解チェック】

1.フラッシュメモリの「フローティングゲート」とは何か?

2.NAND型とNOR型の構造上の違いは?

3.3D NAND技術の最大の利点は?

 

 

 

 

コラム監修:角本 康司 (オーティス株式会社)
語学留学や商社での企画開発を経て2011年にオーティス株式会社入社。経営企画部を中心に製造・技術部門も兼任し、2018年より代表取締役として事業成長と組織強化に努めている。

 

※本記事は教育・啓発を目的とした一般的な技術解説であり、特定企業・製品・技術を示すものではありません。

最新記事

  • 6章:半導体パッケージング技術
    6-12. 量産課題と歩留まり(Package Yield & Cost Structure)

    先端パッケージでは、作れるかより安定して量産できるか が最大の壁になる。 設計・材料・装置が高度化... 続きを読む
  • 6章:半導体パッケージング技術
    6-11. 先端パッケージとAIチップの関係

    AIチップの性能競争は、プロセス微細化からパッケージ設計へ主戦場が移った。 現在のAIチップは、 ... 続きを読む
  • 6章:半導体パッケージング技術
    6-10. 実装工程(Assembly Process)

    半導体パッケージは、設計や材料がどれだけ優れていても、実装で失敗すれば製品にならない。 実装工程(... 続きを読む

関連記事

  • 6章:半導体パッケージング技術
    6-12. 量産課題と歩留まり(Package Yield & Cost Structure)

    先端パッケージでは、作れるかより安定して量産できるか が最大の壁になる。 設計・材料・装置が高度化... 続きを読む
  • 6章:半導体パッケージング技術
    6-11. 先端パッケージとAIチップの関係

    AIチップの性能競争は、プロセス微細化からパッケージ設計へ主戦場が移った。 現在のAIチップは、 ... 続きを読む
  • 6章:半導体パッケージング技術
    6-10. 実装工程(Assembly Process)

    半導体パッケージは、設計や材料がどれだけ優れていても、実装で失敗すれば製品にならない。 実装工程(... 続きを読む

CONTACT お問い合わせ

岡山 / Okayama

0867-42-3690

東京 / Tokyo

03-6810-4830

お問い合わせはこちら