TECH COLUMN 技術コラム

3. 半導体デバイスの基本構造と動作原理
3-10. ロジック回路とCPU/GPUの構造概要

材料・加工技術

公開日:

【1】はじめに

ロジック回路は、コンピュータの思考を支える基礎技術です。
0と1の組み合わせで演算・判断を行い、最終的に CPU(中央処理装置)GPU(画像処理装置) といった高性能プロセッサの動作につながります。

 

CPU/GPUは、膨大な数のMOSFET(数十億〜数千億個)で構築されており、そのすべてがロジック回路の組み合わせで動いています。

【2】ロジック回路とは何か

ロジック回路(Logic Circuit)とは、0(LOW)1(HIGH) の信号を処理し、論理的な判断を行う回路のことです。

ロジック回路は大きく2種類に分類されます:

 

2-1. 組み合わせ回路(Combinational Logic)

入力だけで出力が決まる回路。
代表例:

 ● AND(論理積)

 ● OR(論理和)

 ● NOT(反転)

 ● NAND / NOR(CMOS回路の基本)

 ● XOR(排他的論理和)

 ● 加算器(Adder)

 ● マルチプレクサ(MUX)

用途:演算、信号切替、アドレス計算など。

 

2-2. 順序回路(Sequential Logic)

過去の状態(メモリ)を持つ回路。
代表例:

 ● フリップフロップ(Flip-Flop)

 ● カウンタ

 ● レジスタ(データ保持)

 ● ステートマシン(制御回路)

用途:CPUのレジスタ、制御ユニット、パイプラインなど。

【3】CPUの構造概要

CPUは「汎用的な計算をこなすための最適化されたロジック集団」です。
内部構造は次の主要ブロックに分けられます。

 

3-1. ALU(Arithmetic Logic Unit)

・加算、減算、AND/OR/XOR、シフトなど基本演算を担当
・組み合わせ回路で構成され、1クロックで演算を実行
・CPUの算数係にあたる

 

3-2. レジスタ(Register)

・CPU内部の超高速メモリ
・計算中のデータやアドレス、一時的な結果を保持
・10〜100個程度の高速記憶素子(SRAM構造)

 

3-3. 制御ユニット(Control Unit)

・命令を読み取り、ALUやレジスタに指示を出す
・ステートマシン(順序回路)で構成
・CPUの司令塔

 

3-4. キャッシュ(L1/L2/L3)

・SRAMで構成された超高速メモリ
・CPUとDRAMの速度差を埋める緩衝材
・データを先読みして保持し、処理効率を向上

 

3-5. パイプライン(Pipeline)

・処理工程を分割し、同時並行で実行
・命令を高速に処理するための技術
・例:IF → ID → EX → MEM → WB

 

3-6. マルチコア構造

・複数のCPUコアを1チップ上に搭載
・並列処理により性能を向上
・スマホ:8コア
・サーバー:32〜128コア以上

【4】GPUの構造概要

GPUは「大量のデータを一気に処理する」ことに特化したプロセッサです。
画像処理・AI処理に強い理由は、その圧倒的な並列構造にあります。

 

4-1. ストリーミングマルチプロセッサ(SM / CU)

GPU内部の演算ユニット(NVIDIA → SM、AMD → CU)。
1つのSMに数十〜数百の小規模演算器(ALU)が搭載されている。

大量の演算器により、高い並列処理を実現。

 

4-2. SIMD / SIMTアーキテクチャ

・同じ命令を多数のデータに並行適用する方式
・行列演算や画像処理に極めて有効
・AI(ディープラーニング)の基礎計算にも強い

 

4-3. グローバルメモリ / シェアードメモリ

・GPUには独自のメモリ構造が存在

・GDDR6/HBMなど高帯域メモリ

・シェアードメモリはSM内の高速バッファ

GPUはメモリ帯域こそ性能の生命線。

【5】CPU vs GPU の違い

テキスト形式で分かりやすく比較します。

【CPU】

 ● 少数の高性能コア

 ● 高速なシングルスレッド性能

 ● 分岐・制御に強い

 ● 汎用処理向け

【GPU】

 ● 数千〜数万の小規模コア

 ● 高い並列性能

 ● 行列計算・画像処理・AIに強い

 ● 特化型プロセッサ

まとめると:
CPU=司令塔、GPU=作業員の大軍団
とイメージすると理解しやすいです。

【6】ロジック回路がCPU/GPUになるまで

CPU/GPUは巨大なロジック回路の集合体です。

1.トランジスタ(MOSFET)

2.ロジックゲート(NAND/NORなど)

3.組み合わせ回路・順序回路

4.ALU・レジスタ・制御回路

5.CPU/GPUの大規模構造

6.SoCとして統合(CPU+GPU+メモリ+通信)

全ては「0と1の論理演算」の積み重ねによって動いています。

【7】今後のCPU/GPUの進化方向

 ● Chiplet構造(AMD, Intel, TSMC)

 ● 3D積層(TSVを用いたCPU+キャッシュの垂直統合)

 ● AI専用回路(Tensorコア・NPU)

 ● 光インターコネクト(配線ボトルネックの解消)

 ● RISC-Vの台頭(オープンアーキテクチャ)

将来は「CPU/GPU/AIアクセラレータの三位一体構造」が当たり前になります。

【8】まとめ

・ロジック回路はデジタル電子機器の最小構成単位。
・CPUは少数の高性能コアで汎用処理に強い。
・GPUは数千の小規模コアで並列計算に圧倒的に強い。
・どちらもMOSFET数十億個以上で構成される巨大なロジック集積体。
・今後はChiplet化・3D化・AI化が主流となる。

【理解チェック】

1.組み合わせ回路と順序回路の違いは?

2.CPUの主要構成要素を3つ挙げよ。

3.GPUがAIに強い理由は?

 

 

 

 

コラム監修:角本 康司 (オーティス株式会社)
語学留学や商社での企画開発を経て2011年にオーティス株式会社入社。経営企画部を中心に製造・技術部門も兼任し、2018年より代表取締役として事業成長と組織強化に努めている。

 

※本記事は教育・啓発を目的とした一般的な技術解説であり、特定企業・製品・技術を示すものではありません。

最新記事

  • 6章:半導体パッケージング技術
    6-12. 量産課題と歩留まり(Package Yield & Cost Structure)

    先端パッケージでは、作れるかより安定して量産できるか が最大の壁になる。 設計・材料・装置が高度化... 続きを読む
  • 6章:半導体パッケージング技術
    6-11. 先端パッケージとAIチップの関係

    AIチップの性能競争は、プロセス微細化からパッケージ設計へ主戦場が移った。 現在のAIチップは、 ... 続きを読む
  • 6章:半導体パッケージング技術
    6-10. 実装工程(Assembly Process)

    半導体パッケージは、設計や材料がどれだけ優れていても、実装で失敗すれば製品にならない。 実装工程(... 続きを読む

関連記事

  • 6章:半導体パッケージング技術
    6-12. 量産課題と歩留まり(Package Yield & Cost Structure)

    先端パッケージでは、作れるかより安定して量産できるか が最大の壁になる。 設計・材料・装置が高度化... 続きを読む
  • 6章:半導体パッケージング技術
    6-11. 先端パッケージとAIチップの関係

    AIチップの性能競争は、プロセス微細化からパッケージ設計へ主戦場が移った。 現在のAIチップは、 ... 続きを読む
  • 6章:半導体パッケージング技術
    6-10. 実装工程(Assembly Process)

    半導体パッケージは、設計や材料がどれだけ優れていても、実装で失敗すれば製品にならない。 実装工程(... 続きを読む

CONTACT お問い合わせ

岡山 / Okayama

0867-42-3690

東京 / Tokyo

03-6810-4830

お問い合わせはこちら