【1】成膜技術が先端プロセスのボトルネックになっている理由
微細化と3D構造化が進むほど、膜の均一性・膜厚精度・材料特性 が、
性能・信頼性・歩留まりを左右するようになった。
とくに 3nm・2nm 世代では、
● チャネル構造の複雑化（GAA / ナノシート）
● 側壁の微細突起や段差の増加
● 配線層の多層化と低k膜の脆弱化
などにより、成膜技術の難易度が急上昇している。
【2】CVD（Chemical Vapor Deposition）の役割と限界
CVDは半導体製造で最も広く利用される成膜手法。
● CVDの強み
・ 生産性が高い（成膜速度が速い）
・ 均一な膜が比較的簡単に得られる
・ 装置が成熟しておりコスト効率が良い
● CVDの限界
・ 高アスペクト比構造での膜厚均一性が課題
（深い溝の底まで均一に膜が付かない）
・ 微細領域では膜厚制御の精度が不足
・ 材料によっては反応温度が高く、熱ダメージが出る
● 派生技術
・ LPCVD（低圧CVD）
・ PECVD（プラズマCVD）
・ HDPCVD（高密度プラズマCVD）
これらの改善技術があっても、2nm以降ではCVDだけでは要求を満たせない工程が増えている。
【3】ALD（Atomic Layer Deposition：原子層成膜）の重要性
ALDは現在、最先端プロセスの主役になりつつある技術。
● ALDの特徴
・ 1サイクルで原子層レベルの膜を形成
・ 化学反応が自己停止するため膜厚精度が極めて高い
・ 高アスペクト比構造の側壁にも均一に成膜できる
● ALDが必要とされる代表領域
・ High-kゲート絶縁膜（HfO₂など）
・ 金属ゲート（TiN、W）
・ バリアメタル（TaN）
・ トレンチや深孔構造の埋め込み
FinFET → GAA 移行に伴って、側壁の完璧なコントロールが必須 となり、
ALDが不可欠の存在になっている。
【4】PEALD（Plasma Enhanced ALD）による高度化
ALDの欠点を補い、さらに微細化に適応した手法。
● PEALDのメリット
・ 低温での高品質膜の形成が可能
・ 反応を促進し成膜速度を改善
・ 金属膜の高密度化が可能
・ デバイスの熱予算削減に寄与
PEALDは特にGAAのGate Stack、配線層の絶縁膜、バリア膜形成で多用される。
【5】超高アスペクト比構造での成膜課題
3D NANDでは 300層を超える縦構造により、穴の深さが10µmクラス に達している。
その中で：
● 上部：厚い
● 中央：薄い
● 下部：未成膜
というエレファントフット形状が発生しやすい。
これを克服できるのが ALD。
CVDは基本的に均一被覆が困難。
【6】材料別に見た成膜の難しさ
● High-k膜
薄すぎるとリーク増大、厚すぎると性能低下。
ALD必須領域。
● 金属ゲート
Work-function調整が難しく、材料純度が重要。
● Low-k絶縁膜
プラズマに弱く、PECVD条件の最適化が歩留まりを左右。
● Cuバリアメタル
薄膜化と拡散防止を両立させる必要がある。
【7】次世代の成膜トレンド（進化の方向性）
● 選択成膜（Selective Deposition）
必要な部分だけに膜をつけて加工工程を削減。
● Spatial ALD（高速ALD）
ウェハを高速移動させ、ALDを超高速化。
● Hybrid ALD（サーマル × プラズマ）
膜質とスループットの最適解を追求。
● 材料系ALDの拡大（Ru、Co、極薄バリア）
配線抵抗の低減が狙い。
● In-situモニタリング（原子層レベル）
膜質をリアルタイムで評価しながら成膜する時代へ。
【8】まとめ（5-9）
● 微細化・3D化により、成膜技術がプロセスの核心に
● CVDは量産に強いが微細構造では限界がある
● ALDは原子層レベルの精密制御が可能で、先端ノードの要
● PEALDは低温化・膜質改善・速度向上に寄与
● 高アスペクト比・材料依存課題・歩留まりの観点で成膜技術が競争力を左右する
【理解チェック】
１．なぜALDはGAAトランジスタに不可欠なのか？
２．CVDとALDの最も大きな違いはどこにある？
３．PEALDが採用される理由を2つ挙げよ。
コラム監修：角本 康司 (オーティス株式会社)
語学留学や商社での企画開発を経て2011年にオーティス株式会社入社。経営企画部を中心に製造・技術部門も兼任し、2018年より代表取締役として事業成長と組織強化に努めている。
※本記事は教育・啓発を目的とした一般的な技術解説であり、特定企業・製品・技術を示すものではありません。
