TECH COLUMN 技術コラム

6章:半導体パッケージング技術
6-3. Fan-out / Fan-in パッケージ技術(WLP / FO-WLP)

材料・加工技術

公開日:

半導体の小型化・薄型化・高性能化を支えるのが、Fan-in(WLP) と Fan-out(FO-WLP)。
スマートフォン、ウェアラブル、車載、高周波、そして先端SoCまで、パッケージそのものを縮小し、配線性能を高める技術として急速に普及している。

【1】Fan-in(WLP:Wafer Level Package)とは

WLP(Wafer Level Package)はチップとほぼ同じサイズのパッケージを実現する方式。

 

「Fan-in」の名前の通り、
端子(ボール)がチップの面積内に収まる構造

● 特徴

・超小型(スマホ・IoT向けに最適)

・ウェハレベルで実装まで完結 → 低コスト

・配線長が短く高周波に強い

・パッケージ厚が非常に薄い

 

● 課題

・I/O数の上限が小さい

・チップサイズが大きくなると適用困難

・熱拡散が弱く、高発熱デバイスには不向き

用途例: PMIC、RF、センサー、モバイル周辺IC。

【2】Fan-out(FO-WLP:Fan-out Wafer Level Package)とは

Fan-outは、WLPの欠点(I/Oが少ない)を解決するために生まれた技術。

特徴:

● チップの周囲に樹脂(モールディング)を形成し、
 その上に再配線層(RDL)を作ることで、
 端子をチップサイズより外側にFan-out(広げる)手法。

結果:

・I/O数が大きく増やせる

・パッケージ小型化が可能

・配線性能が高く、RF特性にも良い

【3】Fan-out の種類

●(1)Reconstituted Wafer(再構築ウェハ方式)

最も一般的な方式。

1.チップを樹脂に埋め込み “再構築ウェハ” を作成

2.RDL(再配線層)形成

3.バンプ形成

4.パッケージ完成

AppleのAシリーズチップでもFan-outが採用され、
スマホ市場で一気に広まった。

 

●(2)Panel Level Package(PLP)

Fan-outを 大面積パネル で処理する方式。

メリット:

・パネルサイズ → 生産性向上

・コスト低減効果が大きい

課題:

・パネルの反り

・RDL均一性

・装置標準化が未確立

今後最も成長する領域と見られている。

【4】Fan-out / Fan-in の違いと使い分け(実務向け)

項目

Fan-in(WLP)

Fan-out(FO-WLP)

I/O数

少ない

多い(大幅に増加)

パッケージサイズ

チップと同等

チップより大きくできる

コスト

低い

WLPより高い

熱性能

弱い

改善可能

高周波特性

用途

PMIC, RF, センサー

モバイルSoC, AP, AI Edge, RF

結論:

・小型&低コスト → Fan-in

・高I/O & 高性能 → Fan-out

【5】RDL(再配線層:Redistribution Layer)がコア技術

Fan-outの性能は RDL技術で決まる。

RDLとは:

・Cuやポリイミドを使った微細配線層

・チップのパッド位置を外側に再配線して出力を作る技術

重要要素:

・L/S(Line / Space)微細化

・スパッタ → 電解Cu → CMP の均一性

・クラックしない絶縁膜

・基板との界面信頼性

RDLの歩留まりがパッケージ歩留まりの大部分を支配する。

【6】Fan-out の主要課題(現場視点)

●(1)反り(Warping)
樹脂とチップのCTE差で反りが発生 → RDLが割れる

 

●(2)RDLクラック / 断線
薄膜で応力が集中しやすい

 

●(3)樹脂モールディングの均一性
空隙(ボイド)が歩留まりに直結

 

●(4)チップ位置ずれ
再構築ウェハでのチップ座標ズレ → RDL不良

 

●(5)熱信頼性
パワー系の熱には弱い → 放熱設計が重要

 

Fan-out成功の鍵はRDL × 樹脂 × 熱の三角バランス。

【7】最新トレンド(業界動向)

●Apple / Qualcomm が積極採用
スマホ用途で確立、他市場にも拡大中。

 

●FO-PLP(Panel Level)量産が加速
Samsung・ASE・SPILが先行。

 

●AI Edge向けの高性能Fan-out
I/O数の増加+RF特性改善で需要拡大。

 

●Chiplet × Fan-out の融合
インターポーザなしでチップ複数接続する研究が進行。

 

●Hybrid bonding との組み合わせ
次世代の高密度パッケージ技術へ。

【8】まとめ(6-3)

Fan-in(WLP)→ 超小型デバイス向け。I/O少なめで低コスト。

 

Fan-out(FO-WLP)→ I/O拡大 × 高性能化を実現する次世代パッケージ。
 RDLが技術コアであり、反り・応力・歩留まりが勝負。

 

Fan-outは
スマホSoC・RF・AI Edge・Chiplet連結で今後さらに重要性が上がる。

【理解チェック】

1.Fan-in と Fan-out の最も大きな構造的違いは何か?

2.RDL(再配線層)がFan-outで重要な理由を説明せよ。

3.Fan-out が歩留まり低下しやすい要因を1つ挙げよ。

 

コラム監修:角本 康司 (オーティス株式会社)
語学留学や商社での企画開発を経て2011年にオーティス株式会社入社。経営企画部を中心に製造・技術部門も兼任し、2018年より代表取締役として事業成長と組織強化に努めている。

 

※本記事は教育・啓発を目的とした一般的な技術解説であり、特定企業・製品・技術を示すものではありません。

最新記事

  • 6章:半導体パッケージング技術
    6-4. 放熱設計(Thermal Management)

    高性能パッケージは、電力密度が年々上がっており、電気より熱がボトルネックと言われるほど、熱設計が性能... 続きを読む
  • 6章:半導体パッケージング技術
    6-3. Fan-out / Fan-in パッケージ技術(WLP / FO-WLP)

    半導体の小型化・薄型化・高性能化を支えるのが、Fan-in(WLP) と Fan-out(FO-WL... 続きを読む
  • 6章:半導体パッケージング技術
    6-2. フリップチップ(Flip Chip)実装技術

    フリップチップは、半導体チップを反転(Flip)し、バンプ(はんだ / Cuピラー)で基板に直接接続... 続きを読む

関連記事

  • 6章:半導体パッケージング技術
    6-4. 放熱設計(Thermal Management)

    高性能パッケージは、電力密度が年々上がっており、電気より熱がボトルネックと言われるほど、熱設計が性能... 続きを読む
  • 6章:半導体パッケージング技術
    6-3. Fan-out / Fan-in パッケージ技術(WLP / FO-WLP)

    半導体の小型化・薄型化・高性能化を支えるのが、Fan-in(WLP) と Fan-out(FO-WL... 続きを読む
  • 6章:半導体パッケージング技術
    6-2. フリップチップ(Flip Chip)実装技術

    フリップチップは、半導体チップを反転(Flip)し、バンプ(はんだ / Cuピラー)で基板に直接接続... 続きを読む

CONTACT お問い合わせ

岡山 / Okayama

0867-42-3690

東京 / Tokyo

03-6810-4830

お問い合わせはこちら