まず3つの用語を整理する。

① SI（Signal Integrity：信号品質）

信号が正しい形・正しいタイミング・正しい電圧で届くかを扱う分野。

問題例：

・立ち上がりの鈍化

・リンギング

・ジッタ

・クロストーク

高速I/O（PCIe, DDR, SerDes）では最重要。

 

② PI（Power Integrity：電源品質）

電源が安定して・瞬時に・十分な電流を供給できるかを扱う。

問題例：

・電源電圧ドロップ

・同時スイッチングノイズ（SSN）

・グランドバウンス

AIチップやHBMでは致命的。

 

③ EMI（Electromagnetic Interference：電磁干渉）

不要な電磁波が、

・他回路に悪影響を与える

・規格（FCC / CISPRなど）に違反する　とった問題。

製品出荷を止める最後の関門になりやすい。

理由は以下の通り。

① 信号速度が極端に速い

数十Gbps～100Gbps級になると、
配線は単なる導線ではなく伝送線路になる。

 

② 配線密度が異常に高い

Fan-out、2.5D、3Dでは、隣接配線との距離が極端に短くなり、クロストークが急増。

 

③ 電流が大きすぎる

AIチップでは数百A級の瞬間電流 が流れる。

電源ネットワークが不安定だと即トラブル。

• インピーダンス不整合

・配線幅・厚み・誘電率のばらつき

・RDL設計ミス

→ 反射・リンギングが発生。

 

• クロストーク

・隣接配線からの電磁結合

・特に高速差動信号で顕著

対策：

・配線間隔拡大

・GNDシールド配置

・レイヤ構成最適化

 

• ジッタ・タイミングマージン不足

・配線遅延ばらつき

・温度・電圧変動

微細化が進むほど、設計余裕が消える。

• 電圧ドロップ（IR Drop）

・電流増加 × 配線抵抗

・パッケージ内電源配線がボトルネック

 

• 同時スイッチングノイズ（SSN）

・多数のトランジスタが同時にON/OFF

・電源・GNDが揺れる

 

• 対策手法

・デカップリングキャパシタの最適配置

・電源・GNDプレーン強化

・Backside Power Delivery（BSPD）

・パッケージとチップの協調設計（Co-design）

• EMIが問題になる場面

・無線機器（5G, Wi-Fi）

・車載（ADAS）

・医療機器

・高速I/O製品

 

• 主な対策

・GNDシールド構造

・メタルキャップ・シールド缶

・ノイズ源とアンテナの物理分離

・配線ループ面積最小化

・フィルタ・チョークの追加

EMI対策は最後にやると地獄　→ 初期設計から組み込むのが鉄則。

• Fan-out

・RDLが長くなりやすい → SI悪化

・電源配線が細い → PIが課題

対策：

・RDL幅・厚み最適化

・電源専用RDLレイヤ追加

 

• 2.5D / Chiplet

・チップ間インターフェースが超高速

・HBMのPI設計が最難関

対策：

・ショート配線

・広帯域デカップリング

・CoWoSなど専用構造

 

• 3D-IC

・TSVがSI/PI両面で影響

・熱と電源ノイズが連動

対策：

・TSV配置最適化

・電源専用TSV

・熱・電源・信号の同時最適化

・SI/PI/EMIの同時シミュレーション

・チップ＋パッケージ＋基板のフルCo-design

・AIによる配線・配置最適化

・Backside Power Delivery の本格導入

・高周波対応材料（低Dk / 低Df）の進化

・高速・高密度化でSI/PI/EMIは避けて通れない

・信号・電源・電磁は相互に影響する

・初期設計からの組み込みが必須

・Fan-out、2.5D、3Dで課題は異なる

・Co-designとシミュレーションが競争力を決める

１．SIとPIの違いを一言で説明してください。

２．なぜ高速信号では配線を伝送線路として扱う必要があるのか？

３．EMI対策を設計初期から行うべき理由は何か？

 

 

 

 

コラム監修：角本 康司 (オーティス株式会社)
語学留学や商社での企画開発を経て2011年にオーティス株式会社入社。経営企画部を中心に製造・技術部門も兼任し、2018年より代表取締役として事業成長と組織強化に努めている。

 

※本記事は教育・啓発を目的とした一般的な技術解説であり、特定企業・製品・技術を示すものではありません。