TECH COLUMN 技術コラム

4.製造プロセスの全体像
4-14. 歩留まり改善・プロセス制御(Yield Improvement & Process Control)

材料・加工技術

公開日:

【1】歩留まり(Yield)とは何か

歩留まりとは、生産されたデバイスのうち、良品として出荷できる割合を指す、半導体製造でもっとも重要な指標のひとつ。

たとえば歩留まり90% → 10%が不良
歩留まり50% → 半分が不良(致命的)

【2】歩留まりが重要な理由

半導体製造は超高コスト構造。

 ● EUV露光 → 数千億円の装置

 ● 材料 → 高価(フォトレジスト、ウェハ)

 ● プロセス → 長時間(数百工程)

 ● 設備稼働 → 24時間365日

このため たった数%の歩留まり変動が利益を大きく左右する。

特に先端プロセスでは:

 ● Defect density(欠陥密度)

 ● 微細化による歩留まり低下

 ● 設備の安定性 が企業の競争力を決める。

【3】歩留まりに影響する主な要因

●(1)物理的欠陥(Defect)

 ・ パーティクル(ゴミ)

 ・ スクラッチ(傷)

 ・ 異物混入

 ・ 欠け・クラック

1つの異物が数千個のチップを不良にすることもある。

 

●(2)プロセス異常

 ・ 膜厚ばらつき

 ・ エッチング深さの不均一

 ・ イオン注入量の偏り

 ・ リソグラフィの焦点ズレ

微細化が進むほど許容範囲が狭まり、nm単位のばらつきで不良が発生。

 

●(3)設計(Design)の問題

 ・ レイアウトのばらつきに弱い構造

 ・ 電流集中

 ・ 熱がこもりやすい配置

Design for Manufacturability(DFM)が必須になっている。

 

●(4)材料起因

 ・ フォトレジスト特性の変動

 ・ ガス純度の違い

 ・ CMPスラリーの劣化

 ・ ウェハ結晶欠陥

材料メーカーとは密接な連携が必要。

 

●(5)装置の状態

 ・ 劣化

 ・ 部品摩耗

 ・ クリーニング周期

 ・ 校正(Calibration)ずれ

装置メンテナンスは歩留まりの生命線。

【4】歩留まり改善のアプローチ

歩留まり改善は「正しい観察+正しい解析」が全て。

代表的なアプローチ:

 

●(1)SPC(統計的プロセス管理)

装置データ(温度、圧力、膜厚など)を継続監視し、異常傾向を早期検出する手法。

 ・ Control Chart

 ・ 工程能力指数(Cp/Cpk)

先端工場はSPCを自動化している。

 

●(2)FDC(Fault Detection & Classification)

装置のパラメータ(数千点)をリアルタイム解析し、異常兆候を検出する技術。

例:

 ・ プラズマの発光スペクトル

 ・ モーター電流

 ・ 温度波形など

AIと相性が良く、急速に普及している。

 

●(3)欠陥解析(Defect Inspection)

 ・ 光学顕微鏡

 ・ SEM

 ・ AFM

 ・ 電子線検査

 ・ X-ray

欠陥分布をマップ化し、原因プロセスを突き止める。

 

●(4)DOE(実験計画法)

複雑なプロセス条件を効率よく最適化する手法。

例:

 ・ 成膜温度 × ガス流量 × 圧力 → どの組み合わせが最適?

 ・ CMPの圧力 × パッド × スラリー → 歩留まりへの影響

 

●(5)フィードバックループ(Feed-forward / Feed-back)

前工程のデータを後工程へ活用。

例:
リソグラフィの寸法 → エッチング補正
CMPの平坦度 → パターニング条件調整

【5】歩留まり改善チームの役割

歩留まり改善は 部門横断のチーム戦

 ・ 設計(DFM)

 ・ プロセス技術

 ・ 装置エンジニア

 ・ 品質(QA)

 ・ 材料メーカー

 ・ データサイエンティスト

工場の中で最も難易度が高く、かつ企業の収益に最も貢献する領域のひとつ。

【6】最新トレンド

 ・ AI分析による欠陥原因推定(Root Cause Extraction)

 ・ デジタルツインでのプロセス予測

 ・ ウェハ全体のリアルタイムモニタリング

 ・ Advanced FDC(Deep Learning × 装置データ)

 ・ EUV特有の欠陥(Mask Defect、Stochastic Defect)対策

 ・ チップレット化による「複数ダイ歩留まり」問題

特にEUV世代では確率的欠陥が増え、従来手法では分析が困難。

ここが世界の半導体工場が直面する最大課題。

【7】まとめ

 ・ 歩留まりは工場の利益を左右する最重要KPI

 ・ プロセス、材料、装置、設計がすべて影響

 ・ SPC、FDC、DOE、欠陥解析が基本手法

 ・ AI・データ分析が必須の時代

 ・ EUV・Chiplet時代には歩留まり改善の難易度がさらに増す

【理解チェック】

1.歩留まりが数%変動するだけで利益に大きく影響する理由を説明してください。

2.SPCとFDCの違いを簡潔に説明してください。

3.歩留まり改善で材料メーカーとの連携が重要な理由は?

 

コラム監修:角本 康司 (オーティス株式会社)
語学留学や商社での企画開発を経て2011年にオーティス株式会社入社。経営企画部を中心に製造・技術部門も兼任し、2018年より代表取締役として事業成長と組織強化に努めている。

 

※本記事は教育・啓発を目的とした一般的な技術解説であり、特定企業・製品・技術を示すものではありません。

最新記事

  • 6章:半導体パッケージング技術
    6-4. 放熱設計(Thermal Management)

    高性能パッケージは、電力密度が年々上がっており、電気より熱がボトルネックと言われるほど、熱設計が性能... 続きを読む
  • 6章:半導体パッケージング技術
    6-3. Fan-out / Fan-in パッケージ技術(WLP / FO-WLP)

    半導体の小型化・薄型化・高性能化を支えるのが、Fan-in(WLP) と Fan-out(FO-WL... 続きを読む
  • 6章:半導体パッケージング技術
    6-2. フリップチップ(Flip Chip)実装技術

    フリップチップは、半導体チップを反転(Flip)し、バンプ(はんだ / Cuピラー)で基板に直接接続... 続きを読む

関連記事

  • 6章:半導体パッケージング技術
    6-4. 放熱設計(Thermal Management)

    高性能パッケージは、電力密度が年々上がっており、電気より熱がボトルネックと言われるほど、熱設計が性能... 続きを読む
  • 6章:半導体パッケージング技術
    6-3. Fan-out / Fan-in パッケージ技術(WLP / FO-WLP)

    半導体の小型化・薄型化・高性能化を支えるのが、Fan-in(WLP) と Fan-out(FO-WL... 続きを読む
  • 6章:半導体パッケージング技術
    6-2. フリップチップ(Flip Chip)実装技術

    フリップチップは、半導体チップを反転(Flip)し、バンプ(はんだ / Cuピラー)で基板に直接接続... 続きを読む

CONTACT お問い合わせ

岡山 / Okayama

0867-42-3690

東京 / Tokyo

03-6810-4830

お問い合わせはこちら