【1】2nm以降、微細化は物理限界との戦いへ
半導体の微細化は、
「寸法を縮めれば性能が上がる時代」→「物理を騙しながら進む時代」 に突入している。
2nm以降で顕著になる問題は：
・量子トンネル電流の急増
・ゲート制御の弱体化（Electrostaticsの限界）
・配線抵抗の急上昇（R増加→RC遅延悪化）
・材料の信頼性低下（ULKの脆化、CuのEM劣化）
・EUV解像限界（波長13.5nmの壁）
つまり、スケーリングの限界が現実的な制約として立ちはだかる。
【2】EUVの物理限界とHigh-NAのゆくえ
EUVは半導体を支える最重要技術だが、限界が見えてきている。
主なボトルネック：
・マスクブラー（Mask Blur）
・反射ミラーの多層膜損失
・露光時の確率ノイズ（Stochastic Defects）
・ショットノイズによる寸法揺らぎ
High-NA（NA=0.55）は解像度を押し上げるが、
これが事実上の最後の伸びしろと言われている。
EUVを超える候補は：
・短波長EUV（6.x nm）
・EUV＋電子ビーム併用（ハイブリッド）
・次世代マスク技術（Phase Shift EUV）
ただし、どれも実用化までは距離がある。
【3】微細化に代わる“3つの新パラダイム”
■（1）バックサイド配線（Backside Power Delivery）
配線遅延が限界に近い今、電源配線を裏側に移すという根本的構造改革が進む。
メリット：
・電源IR dropの大幅削減
・電源ノイズの減少
・表側配線の自由度向上
Intel（PowerVia）、TSMC、Samsungが覇権争い中。
■（2）トランジスタの3D化（CFET / 3D Sequential）
GAAの次は CFET（Complementary FET）。
・NMOSとPMOSを縦に積む
・トランジスタ間距離ゼロ
・面積削減と性能向上が同時に進む
さらにその先は：
・Monolithic 3D
・3D sequential integration
・Wafer-to-wafer bonding
平面の限界 → 垂直方向に逃げる時代へ。
■（3）チップレット × 高度パッケージ
微細化に頼らず性能を高める最有力解。
・CoWoS
・SoIC
・Foveros
・EMIB
・HBM4/5
従来の「巨大SoC」から、分割して積み合わせる構造（レゴモデル） が主流になる。
【4】材料の限界と“ポストSi材料”の台頭
寸法を縮めても物理が許さない領域に入ったため、
材料そのものをアップグレードする動き が加速。
主な候補：
・2D材料（MoS₂、WS₂、グラフェン）
・CNT（カーボンナノチューブFET）
・強誘電体トランジスタ（FeFET）
・次世代Low-k（エアギャップ、ナノポーラス）
・Cu→Ru/Co/Moへの置換
但し、最大の壁は：
・量産安定性
・信頼性（特にULK材料）
・既存装置との整合性
・コスト
材料工学が再び半導体進化の主役になっている。
【5】熱の壁（Thermal Wall）
AIチップ・GPUは電力密度が急上昇し、
熱によって性能が制限される時代 に突入。
必要となる技術：
・高熱伝導材料（グラファイト、ダイヤモンド）
・Direct Liquid Cooling
・Backside Cooling
・TSVによる熱逃がし
・TIMの進化（界面材の高性能化）
熱問題が解決しない限り、どれだけトランジスタを増やしても性能は伸びない。
【6】量子効果（Quantum Effects）の顕在化
原子スケール近くでは、
トランジスタが“統計の世界”になる。
例：
・トンネル電流
・Variability（ランダム性の急増）
・RTN（Random Telegraph Noise）
・デバイス寿命の揺らぎ
このため、物理シミュレーション × AI × 統計モデル を融合した設計が必須に。
【7】量子・光・脳型デバイスの並走
●（1）量子デバイス
誤り訂正が鍵。用途はまだ限定的。
●（2）シリコンフォトニクス
銅配線の限界を超える、光インターコネクトの本命。
AIデータセンターで急拡大。
●（3）ニューロモーフィック
脳型アーキテクチャ。
演算と記憶を同じ場所で行うため、低電力化が可能。
【8】まとめ：限界突破の時代へ
・微細化は物理限界と正面衝突
・EUVも数世代で限界に到達
・課題は「配線抵抗・電流密度・熱」
・解決手段は「3D化・チップレット化・材料進化」
・新パラダイム（量子・光・脳型）が同時進行
・半導体は縮める技術→積む・分ける・物理を変える技術へシフト
【理解チェック】
１．2nm以降で最も顕著になる物理的制約は？
２．High-NA EUVは何を解決し、何が限界となる？
３．CFET構造の利点を説明してください。
コラム監修：角本 康司 (オーティス株式会社)
語学留学や商社での企画開発を経て2011年にオーティス株式会社入社。経営企画部を中心に製造・技術部門も兼任し、2018年より代表取締役として事業成長と組織強化に努めている。
※本記事は教育・啓発を目的とした一般的な技術解説であり、特定企業・製品・技術を示すものではありません。
