【1】3D構造化技術とは何か
半導体性能を上げる手段は大きく2つある。
① 微細化（スケーリング）
② 三次元化（3D化）
微細化が物理限界に近づく中、「3D化」は半導体技術の新しい成長軸となっている。
3D構造化技術には以下の代表例がある：
● TSV（Through-Silicon Via）による3Dパッケージ
● 3D DRAMの積層構造
● 3D NANDの垂直積層（数百層 → 1000層時代）
【2】TSV（Through-Silicon Via）の基礎と応用
TSVとは シリコン貫通電極 のこと。
従来、チップ同士の接続はパッケージ基板を介していたが、
TSVでは チップを垂直方向に貫通する電極で直接接続できる。
効果：
・ 信号遅延の劇的低減
・ 消費電力の削減
・ 高帯域の通信が可能（HBMの基盤技術）
●TSVの典型工程
・ 高アスペクト比エッチング（深い穴をまっすぐ掘る）
・ 絶縁膜形成（SiO₂）
・ バリアメタル
・ Cu埋め込み（ダマシン技術）
・ CMPで平坦化
いずれも難易度が高く、歩留まりを左右する最重要プロセスの1つ。
●TSVの主な用途
・ HBM（High Bandwidth Memory）
・ 2.5D / 3Dパッケージ（CoWoSなど）
・ イメージセンサー
特にHBMは、AIサーバー需要により爆発的に市場が成長している。
【3】3D DRAM（積層DRAM）のトレンド
従来のDRAMは平面構造だったが、容量増加の要求により
垂直方向にセルを積み上げる研究が進んでいる。
●課題
・ DRAMはキャパシタ（蓄電）構造が複雑
・ リーク電流の抑制が難しい
・ 高アスペクト比のトレンチ形成が技術的に極めて難しい
3D DRAMはまだ実用段階ではないが、AI・HPC向けに将来の本命技術と言われている。
【4】3D NANDの進化（300層 → 1000層へ）
3D NANDは最も成功している“3D化”技術。
平面NANDの微細化が限界に達したため、
メモリセルを縦方向に積み上げる方式に切り替わった。
現在：
・ 300層〜400層：量産中
・ 500〜600層：試作段階
・ 1000層：2030年前後の目標
層数増加の課題
・ 高アスペクト比穴加工（AR＝50〜100以上）
・ 均一なエッチング深さ
・ 成膜の側壁被覆性
・ 歪みの蓄積による欠陥増加
層数が増えるほど、エッチングと成膜の技術が限界に近づく。
3D NANDはまさに 巨大な高層ビルを作るような技術 と言われる。
【5】3D化が半導体にもたらすインパクト
●（1）性能向上（帯域・速度）
TSVで短距離高速通信が可能となり、
HBMがGPUの性能を根本的に引き上げた。
●（2）小型化
3D積層により、フットプリントを変えずに容量や性能を増やせる。
●（3）省電力化
配線長が短くなることで消費電力が低減。
●（4）新しいアーキテクチャの実現
Chipletや異種混載（Logic + Memory）が容易になり、システム全体の構造が変わる。
【6】3D化の課題
3Dはメリットだけではなく、以下の課題も重大：
・ 熱問題（縦方向に熱がこもりやすい）
・ 層間応力・歪み（Warpage）
・ TSVによるシリコン弱体化（ストレス）
・ 歩留まり低下（積層数が多いほど難しい）
・ 設計ルールが複雑化
特に熱問題はAIチップで深刻となり、3Dをどう冷やすか が業界の最大テーマの1つ。
【7】まとめ（5-5）
・ 微細化の限界を補う手段として3D化が重要性を増している
・ TSVはHBMや2.5D/3Dパッケージの中核技術
・ 3D NANDは層数で性能向上（300層→1000層へ）
・ 3D DRAMは将来の本命技術として研究中
・ 3D化は性能向上をもたらす一方、熱・応力・歩留まりが課題
【理解チェック】
１．なぜ3D化が必要とされているのでしょうか？
２．TSVがDRAMやGPUの性能向上に貢献する理由は？
３．3D NANDで層数増加が難しくなる理由を2つ挙げてください。
コラム監修：角本 康司 (オーティス株式会社)
語学留学や商社での企画開発を経て2011年にオーティス株式会社入社。経営企画部を中心に製造・技術部門も兼任し、2018年より代表取締役として事業成長と組織強化に努めている。
※本記事は教育・啓発を目的とした一般的な技術解説であり、特定企業・製品・技術を示すものではありません。
