TECH COLUMN 技術コラム

4.製造プロセスの全体像
4-5. リソグラフィ(Lithography)

材料・加工技術

公開日:

【1】リソグラフィとは何か

リソグラフィ(Lithography)は、
ウェハ上に微細なパターン(回路)を描く工程 のこと。

 

半導体製造において、
図面をシリコンに写す いわば 写像の核心技術

 

最先端ほど、線幅は数 nm レベルであり、
リソグラフィの性能がそのまま 微細化の限界 を決める。

【2】リソグラフィ工程の基本ステップ

リソグラフィは以下の流れで進む。

1.ウェハ洗浄(表面の汚れ除去)

2.レジスト塗布(スピンコート)

3.ソフトベーク(余分な溶剤除去)

4.露光(光を当てる)

5.現像(露光された部分を溶かす)

6.ハードベーク(強度を高める)

7.以降の工程(エッチング or イオン注入など)

流れを一言で言うと:

レジストに光を当てて、必要な部分だけ残す → マスクとして利用

という動作になる。

【3】レジストの種類

リソグラフィの主役はレジスト(感光材料)。

●ポジ型レジスト

光が当たった部分が 溶けて無くなる
細線パターンに向いている。

●ネガ型レジスト

光が当たった部分が 固まって残る
厚膜形成に適している。

最先端プロセスではポジ型が主流。

【4】光源の種類と微細化の関係

リソグラフィの性能は 光の波長 に支配される。

波長が短いほど、細い線を描ける。

代表的な光源は次の通り:

 ● i-line(365 nm)

 ● KrF(248 nm)

 ● ArF(193 nm)

 ● EUV(13.5 nm)←最新

現在の最先端プロセス(3nm / 2nm)はEUVが必須。

【5】解像度を決める式(Rayleighの式)

リソグラフィの限界は以下で表される。

最小線幅 ≈ k₁ × (λ / NA)

 ● λ:光の波長

 ● NA:レンズの開口数(大きいほど良い)

 ● k₁:工程の工夫で下がる係数(0.25→0.2→0.15へ低減)

微細化の歴史は、
λを短くし、NAを大きくし、k₁を下げる戦い の歴史。

【6】EUV(Extreme Ultra Violet)の特徴

現代の主役、EUV(13.5 nm)のポイント:

 ● 波長が極端に短い=高解像度

 ● 空気中で吸収されるため 真空環境 が必須

 ● 反射ミラー方式(レンズが使えない)

 ● 源の光量が弱く スループットが課題

 ● レジストのEUV耐性も重要課題

EUV装置の価格は 1台300〜500億円 と桁違い。

【7】マルチパターニング技術

EUV以前は波長が限界だったため、
ArF光源で無理やり細線を描く必要があった。

そこで生まれたのが:

 ● LELE(二重露光&二重エッチング)

 ● SADP(Self-Aligned Double Patterning)

 ● SAQP(Self-Aligned Quadruple Patterning)

これは「光の限界を工程で補う」技術。

EUVでも完全に無くなっていない。

【8】アライメント技術(位置合わせ)

回路は何十層も重ねて作る。

そのため、前の層とズレずに重ねる 技術=アライメントは極めて重要。

ズレが起こると:

 ● 配線ショート

 ● トランジスタのばらつき

 ● 歩留まり低下

に直結する。

【9】微細化に伴う課題

リソグラフィは微細化するほど課題が増える。

 ● レジストの膜厚が薄くなり パターン倒れ

 ● 光の散乱による LWR(Line Width Roughness)

 ● 3D構造での光の入射の難しさ

 ● エッジのガタつきによる特性劣化

 ● EUVのスループット問題

 ● マスク欠陥の検出困難

実は、微細化の限界は光学だけではなくレジストと工程の限界でもある。

【10】最新動向:High-NA EUV

次世代リソグラフィは High-NA EUV

 ● NAを従来 0.33 → 0.55 に拡大

 ● 2nm以下の量産を目指す

 ● マスク、レジスト、プロセスすべてが刷新される

本格量産は 2026〜2027年が目安。

【11】まとめ

 ● リソグラフィは回路を描く工程でプロセスの心臓部

 ● 光の波長が短くなるほど高解像度

 ● EUVは13.5 nmで最新だが課題(光量・マスク欠陥)が多い

 ● High-NA EUVが次世代の鍵

 ● 微細化は光学+材料+工程の総合戦

【理解チェック】

1.リソグラフィの目的を一言で説明してください。

2.193nm → 13.5nm のように波長が短くなると何が起こる?

3.EUV装置の大きな課題を1つ答えてください。

 

コラム監修:角本 康司 (オーティス株式会社)
語学留学や商社での企画開発を経て2011年にオーティス株式会社入社。経営企画部を中心に製造・技術部門も兼任し、2018年より代表取締役として事業成長と組織強化に努めている。

 

※本記事は教育・啓発を目的とした一般的な技術解説であり、特定企業・製品・技術を示すものではありません。

最新記事

  • 5章:最先端プロセス技術
    5-14. スマートファブ化(AI × 半導体工場)

    ... 続きを読む
  • 5章:最先端プロセス技術
    5-13. 信頼性技術(Reliability Engineering)

    ... 続きを読む
  • 5章:最先端プロセス技術
    5-12. AIチッププロセスの特徴(高電流・高密度・高熱)

    ... 続きを読む

関連記事

  • 5章:最先端プロセス技術
    5-14. スマートファブ化(AI × 半導体工場)

    ... 続きを読む
  • 5章:最先端プロセス技術
    5-13. 信頼性技術(Reliability Engineering)

    ... 続きを読む
  • 5章:最先端プロセス技術
    5-12. AIチッププロセスの特徴(高電流・高密度・高熱)

    ... 続きを読む

CONTACT お問い合わせ

岡山 / Okayama

0867-42-3690

東京 / Tokyo

03-6810-4830

お問い合わせはこちら